|
# 7 - Bottom-up Kalibrierung für Mehrebenen-Korrektheit |
|
Drei Kalibrierungsarten stehen
auf dem Spiel:
- bei Messungen am Silizium
für Transistormodellparameter
- bei Layoutextraktionen für
die Netzlistenrückgewinnung
- bei Simulationsresultaten
für Modelle auf höheren Abstraktionsebene
Erste Kalibrierung:
HORIZONTAL - vom Silizium zu den Transistormodellen |
 |
IDS: Drain-Source Strom
VDS:Drain-Source Spannung
VGS: Gate-Source Spannung |
|
BSIM4 Modelle beinhalten die Gleichungen, die
das Verhalten der Transistoren beschreiben
Die Kalibrierung liefert die Parameter für die
Anpassung dieser Gleichungen
Zweite Kalibrierung:
TOPOLOGISCH - vom Layout hoch zur Netzliste |
Aufgrund von Erfahrungen extrahiert der Designer einige
Parameter manuell aus dem Layout, wie z. B. Substratinjektion, Kopplung
zwischen Bitleitungen... um diese in die elektrische Netzliste einzubringen.
Danach sollte in einem weiteren Schritt die gleiche Vorgehensweise mit
den Siliziummessungen ausgeführt werden: Zurück zur Schritt
1.
Wenn die SPICE Modelle und die elektrische Netzliste
über das Layout und das Silizium kalibriert wurden, können
die Simulationsresultate als Repräsentativ für die physikalische
Realität betrachtet werden.
Untersuchungen, wie zum Beispiel die Monte-Carlo Analyse, können
in SMASH mit einer Garantie auf die Resultate des Siliziums ausgeführt
werden.
Ü berdies kann die Schaltungsausbeute mit einer größeren
Genauigkeit vorhergesagt werden, wenn die Monte-Carlo Analyse mit der
Kalibrierungsmethode verwendet wird, als mit einem einzelnen Testchip.
Dritte Kalibrierung:
MODELLIERUNG aufwärts, von Prozeßbeschreibungen
zum elektrischen -> strukturellen -> funktionalen -> verhaltensbeschreibenden
-> System |
Die elektrische Simulation wird zur Kalibrierung der Verhaltens-simulation
verwendet.
Diese Verhaltenssimulation wird schneller ausgeführt und erlaubt Simulationen
auf SoC-Ebene
Jenseits der Kalibrierung
Während Mehrebenenbetrachtung eine Kalibrierung
der Lesetoleranz erfordert, oder um für komplexe Anordnungen von
Transistormodellen zu garantieren das sie Verhalten des Siliziums repräsentieren,
werfen einige Themen bei der Mehrebenenbetrachtung Probleme über
die eigentliche Betrachtung hinaus auf:
- Laplace oder S-Transformationen sind mächtige
strukturelle Repräsentationen für Filter- und andere Komponentenimplementationen
mit einer linearen Funktionalität im Analogen oder kontinuierlichen
Zeitbereich: Aber diese können sowohl mit elektrischen Modellen
in SPICE, als auch als Verhaltensmodelle in VHDL implementiert werden,
- Ihre diskreten Gegenstücke, die hochgelobten
Z-Transformationen, unterstützen die digitalen Filter: Aber
diese können auf Funktionalebene und auch synthetisierbar in
fester Logik auf Gatterebene implementiert werden. Weiterhin können
diese in C programmiert werden um sie von einem DSP (Digitaler Signal
Prozessor) ausführen zu lassen.
- Problematisch daran: Die Z-Transformation wird, wahrscheinlich
aufgrund der analogen Anschlüsse der Schaltungen, nur von VERILOG-A
oder VHDL-AMS unterstützt.
Dies steht im krassen Widerspruch zu den VISA-Zielen der Black-Box Modellierung,
die vorgibt gemischt logisch/analoge Schaltungen mit Mischsignaleingängen
mittels purem VERILOG zu modellieren!
Das ultimative Kalibrierungsthema.
- Problematisch auch für den hochgelobten Schmitt Trigger:
Sehen sie sich dessen Modell in den SPICE Bibliotheken an!
Es ist ein Paradigma von gemischt logisch/analogen Komponenten,
die von vielen als rein logische Komponenten betrachtet werden,
obwohl sie analoge Eingänge besitzen. In Wirklichkeit fungieren
sie wie Eingangsverstärker mit Lesetoleranzen!
|
 |
< SMASH Differentiators
|
|
Printer-friendly version
